MP3音乐压缩格式为MPEG所制定的数位音响压缩标准，因其优越性已被广泛地应用于网络和各种多媒体便携系统中，迄今仍是主流音频格式。曾经红极一时的MP3播放器，历经数载，在市场的考验下，经过调查得出一个结论：音质好和待机长的MP3播放器才能赢得市场。而目前MP3播放器的音质普遍都是80dB~95dB，相差无几，关键就在于待机时间，也就是MP3播放器内芯片SoC（System on Chip）的低功耗问题。SoC低功耗技术，从降低系统工作电压，到改进模拟放大器功耗，再到改进数字电路功耗，常规技术方法已经用尽但功耗还需进一步降低，不得不把目光放到软件和硬件相结合的策略上：在算法层上做文章，分析和改进MP3解码算法，在保证音质的前提下，优化运算步骤，减少运算量，降低processor的负担，协调软件和硬件的有效工作，从而达到降低工作动态功耗的目标。本文基于已上市的一颗MP3芯片进行研究，通过对MP3解码步骤的详细分析，统计解码过程中运算和功耗的分布，将其CPU加DSP双核架构改为了单CPU加硬件解码模块的架构，也就是将软件解码改为了硬件解码，由硬件负责较大的运算作业，解决了软件对于矩阵运算不足的问题。在硬件模块设计中，结合坐标轴旋转数位计算方法（CORDIC），将逆改良型离散余弦变换（IMDCT）和综合滤波器组（Synthesis Filter Bank）中的矩阵转换（Matrixing）进行优化，减少了原算法中至少25%以上的乘法和加法，设计成循环式硬件模块，仅需要14Mhz时钟频率即可工作，大大降低了硬件解码时的动态功耗。引入新的地址总线，优化了内存地址访问的翻转频率，在芯片内减少了长距离地址传输的功耗。重新编写C语言控制程序，优化系统解码流程，并且动态调整各个模块的时钟频率。最后通过FPGA验证和EDA工具对数字电路功耗预估，确认了改进后功能的正确性和功耗降低的准确性，芯片总工作电流（数字电路电流加模拟电路电流）从原来的18.7mA降低到改进后的13.3mA，数字电路功耗降幅高达近45%，实现预期目标。硬件和软件相结合的新方法，贯穿本文设计和验证的整个过程，此方法是芯片低功耗技术的重要发展方向，也是本文研究的重大意义。