众所周知,在无线语音和数字通信应用领域,SoC(片上系统)的设计主流是混合信号型的,需要将混合信号模块和基带处理器整合在一起,在单芯片中包含数字基带等数字电路,也包含射频以及锁相环等模拟电路部分。目前模拟技术与数字技术还很难集成到一起,而且又保证两者的性能最优化,与其顾此失彼,还不如各自尽善尽美。所以需要一个接口来作为模数电路的桥梁,因此高速,高分辨率,低功耗的模数转换器(ADC)作为SoC硬件系统中模拟和数字的接口就显得十分重要了。本文对ADC的行为特性以及电路结构进行了分析,重点研究高速高精度低功耗的流水线ADC,对ADC中的各级电路的设计仔细研究设计,尽量做到低功耗高性能,找到性能和功耗的平衡点,为了实现低功耗分别在各级分辨率、电容逐级缩减和核心电路指标优化等方面仔细地权衡,最终达到希望的结果。在TSMC 0.18-μm CMOS工艺下,设计了一个12位,取样速率50MHz的流水线ADC,引入改进的运算放大器,取样保持放大器和比较器。测试结果表明,在40MHz输入信号下,电路的DNL和INL分别为+0.6/-0.6LSB和+1/-0.6LSB,SNDR和SFDR分别为68.5dB和76.4dB,动态功耗仅为145mW。