随着工艺的的发展,当今的片上系统芯片不仅要求有最小的面积,最优的性能,还要有最低的功耗。低功耗设计首先要求有较低的功耗值,这样设备使用时间更长,还要求有较好的电压降值来保证电路的性能。随着台积电28纳米工艺的成熟,现功耗结构已经发生了变化,这就要求设计者积极应对这些变化,在设计每个阶段注意细节,挖掘并尝试新方法来最大程度降低功耗。随着工艺的发展,芯片面积和线宽越来越小,功耗密度不断增大,给后端物理设计者带来了极大的挑战。本文首先从物理层次上来分析功耗的结构及产生机理。阐述了伴随工艺的发展,功耗结构比例的变化。在此基础上,对系统级,代码设计级,综合级的低功耗设计方法学进行研究。对于电路级的低功耗设计,即为物理实现阶段采取的低功耗策略。在第三章中,实现了一款基于28纳米工艺光通信芯片的低功耗物理设计。由于工作频率高达2.7GHz,所以功耗和电压降将会是除了性能之外的一个很大的瓶颈。主要讲述的是模数转换器子系统级的物理设计,阐述整个项目物理实现过程,包括布局规划,电源网络规划,标准单元布局,低功耗时钟树设计,时钟树后优化,绕线,静态时序分析,物理验证。主要阐述芯片在各个流程阶段遇到的问题,以及解决方法。最后总结了物理设计中的低功耗策略以及功耗分析结果。通过物理设计,使得高阈值的器件的比例达到85%。漏电功耗降低了35%。电压降也达到最初的预期指标。